以下に、本発明を実施するための最良の� ��態について図面を参照して説明する。なお� ��以下で説明する全ての図面において、同一� ��構成要素には同一の符号を付し、適宜説明� ��省略する。

 (第1の実施形態)
 図3Aに、本発明の第1の実施形態の電圧電流� ��換器の構成を示す。

 本実施形態の電圧電流変換器は、入力端� ��11と、出力端子12と、電圧電流変換を行う電 圧電流変換部13と、出力端子12と電圧電流変� �部13の出力端子の間に接続されたスイッチ回 路(SW)14と、スイッチ回路14の開閉を制御する� ��閉制御部15と、を有している。

 なお、入力端子11は変換器入力端子であ� �、出力端子12は変換器出力端子である。また 、スイッチ回路14は第1の開閉素子の一例であ る。また、スイッチ回路14および開閉制御部1 5は、電流取出部の構成要素となるものであ� �。

 スイッチ回路14は、開閉制御部15が出力す る制御信号CLKが1のときに閉状態、0のときに� ��状態となる。このとき、制御信号CLKを、一� ��周期で0(オフ)と1(オン)を繰り返す矩形波と� ��ることで、スイッチ回路14の開閉率をCLKの� �ン時間比率によって決めることができる。� �3Bに、CLKのタイミングチャートを示す。

 開閉制御部15においては、所望のオン時� �比率を持つ制御信号CLKを得る方法として、� �部で生成する方法や、外部から供給される� �数の制御信号CLKから選択する方法がある。

 本実施形態の電圧電流変換器の動作原理� ��図3Aおよび図3Bを用いて説明する。

 入力端子11に入力された電圧は、電圧電� �変換部13により電流に変換される。

 スイッチ回路14が閉状態にあるとき、電� �電流変換部13の出力端子から流れる電流は、 そのまま出力端子12から出力され、本実施形� ��の電圧電流変換器の出力電流となる。

 一方、スイッチ回路14が開状態になると� �出力端子12は電圧電流変換部13から切り離さ� ��、本実施形態の電圧電流変換器の出力電流� ��0となる。

 以上の動作において、本実施形態の電圧� ��流変換器の出力電流を時間平均したときの� ��効的な電圧電流変換利得Gmは、以下の式(1)� �表される。

 ここで、式(1)において、Gm ₀ は電圧電流変換部13の電圧電流変換利得、T _CLK はCLKの周期、T _ON はCLKのオン時間である。式(1)は、本実施形態 の電圧電流変換器の実効的な電圧電流変換利 得Gmが、CLKのオン時間比率(T _ON とT _CLK の比)、すなわちスイッチ回路14の開閉率で決 まることを意味している。

 図3Cに、図3Aの電圧電流変換器の具体的な 回路例を示す。

 電圧電流変換部13は、電圧電流変換を行� �CMOSインバータで実現でき、スイッチ回路14� �、CMOSによる伝送ゲートで実現できる。この� ��うに、本実施形態の電圧電流変換器に新た� ��追加されるスイッチ回路14は全て微細CMOSデ� ��イスで構成可能なため、スイッチ回路14分� �面積の増大は無視できる。

 なお、本実施形態の電圧電流変換器は、� ��イッチ回路14の開閉率が固定で、電圧電流� �換利得が可変でない場合も、従来技術と比� �して小面積化が可能となる。従来技術では� �小さな電圧電流変換利得を実現する場合、MO SFETのW/Lを小さくする必要があるが、Wの下限� ��プロセスで決まってしまうため、Lを大きく しなければならず、その結果、面積が大きく なる。これに対して、本実施形態の電圧電流 変換器では、スイッチ回路14の開閉率を小さ� ��することで小さな電圧電流変換利得を実現� ��きるため、MOSFETのサイズをそのままにでき� ��。

 図3Dに、入力端子11への入力電圧を一定値V _IN とし、出力端子12からの出力電流をI _OUT としたときのI _OUT /V _IN の時間変化を示す。

 図3Dにおいて、上から順に、実線は、スイ� �チ回路14の開閉率を100%、75%、50%、25%とした� �きのI _OUT /V _IN の時間変化を表し、点線は、I _OUT /V _IN を時間平均したときの実効的な電圧電流変換 利得Gmを表している。

 Gmは、スイッチ回路14の開閉率が100%のとき� �Gm ₀ (=電圧電流変換部13の電圧電流変換利得)であ� ��のに対し、開閉率を75%、50%、25%と制御する� ��とで、それぞれ0.75Gm ₀ 、0.50Gm ₀ 、0.25Gm ₀ と設定できる。

 本実施形態の電圧電流変換器においては� ��電圧電流変換部13の出力端子から流れる電� �を間欠的に取り出し、その間欠動作比率に� �ってGmを制御している。ここで、間欠動作比 率は、微細CMOSプロセスを用いることによっ� �高い精度で制御可能であり、また、低電圧� �でも性能劣化を招くことなく広範囲で可変� �ある。また、スイッチ回路14は微細CMOSデバ� �スで構成可能であるため、ほとんど面積を� �加させない。したがって、低電圧下でも面� �の増大なしでGmの可変範囲の拡大が可能であ る。

 なお、スイッチ回路14の開閉率の可変範囲� �上限は常時閉状態の100%であり、下限は常時� ��状態の0%である。したがって、式(1)より、Gm の可変範囲は0以上Gm ₀ 以下となるが、Gm=0の電圧電流変換器は実用� �意味がない。Gmの実際の可変範囲の下限はCLK の立ち上がり時間および立ち下り時間によっ て決定される。CLKの立ち上がり時間および立 ち下がり時間に起因するスイッチ回路14の開� ��率の誤差は、CLKの周波数(=1/T _CLK )が低いほど小さくなるため、Gmの可変範囲は CLKの周波数が低いほど広くなる。また、CLKの 周波数が低いほど、CLKを生成する開閉制御部 15の消費電流は減少する。一方、本実施形態� ��電圧電流変換器で処理できる信号の帯域は� ��折り返しの影響を防ぐ必要があるため、CLK� ��周波数の2分の1以下の範囲となる。すなわ� �、CLKの周波数が高いほど、より広い帯域の� �号を処理できる。

 本実施形態の電圧電流変換器を用いてフ� ��ルタ回路を構成する場合、フィルタ回路の� ��域幅は100kHzから100MHz程度が適当である。そ� ��理由は、100kHz以下の狭帯域では、容量素子� ��面積が支配的となることから、チップ面積� ��大を抑えられるという利点が小さくなるた� ��である。また、100MHz以上では、スイッチ回� ��14の開閉率制御の精度が悪化してGmの可変範 囲が狭くなり、また、開閉制御部15の消費電� ��が増加するためである。

 また、電圧電流変換部13に対しては、従� �のバイアス電圧制御によって電圧電流変換� �得を可変とする方法も併せて適用可能であ� �ため、この従来方法で性能ばらつきは十分� �補償することができる。したがって、スイ� �チ回路14の開閉率制御による電圧電流変換利 得の設定の際に、性能ばらつきの余計なマー ジンを見積もる必要がなく、より広い範囲で フィルタ特性が可変となる。

 以上のことから、フィルタ回路の帯域幅� ��100kHzから10MHz、CLKの周波数はフィルタ回路� �帯域幅の20倍程度が最適である。その理由は 、チャネル選択フィルタとしては、帯域幅の 10倍程度の範囲の信号を処理できれば十分で� ��り、また、微細CMOSプロセスを用いれば200MHz (最大の帯域幅の20倍)程度のCLKを、十分高い� �度、十分低い消費電流で生成することがで� �るからである。ただし、急峻な前置フィル� �によってあらかじめ信号帯域が制限されて� �る場合は、この限りではない。例えば、前� �フィルタによって信号帯域が100MHz以下に制� �されていれば、200MHzのCLKで帯域幅80MHzのフィ ルタ回路も構成できる。なお、微細CMOSプロ� �スによる微細化が進めば、さらに広帯域の� �号を、高精度、低消費電流で処理すること� �可能となる。

 (第2の実施形態)
 図4Aに、本発明の第2の実施形態の電圧電流� ��換器の構成を示す。

 本実施形態の電圧電流変換器は、図3Aに� �した第1の実施形態と比較して、固定電位と� ��圧電流変換部13の出力端子の間に接続され� �スイッチ回路(SW)16と、開閉制御部15からの制 御信号CLKを反転させて、スイッチ回路16の開� ��を制御するための反転信号CLK_INVとする反転 素子17と、を追加した点が異なる。

 なお、スイッチ回路16および反転素子17は 、電流取出部の構成要素となるものである。 また、スイッチ回路16は第2の開閉素子の一例 である。

 スイッチ回路16は、反転信号CLK_INVが1(オ� �)のときに閉状態、0(オフ)のときに開状態と� ��る。図4Bに、CLKおよびCLK_INVのタイミングチ� ��ートを示す。

 スイッチ回路14が開状態になって出力電� �が0になるとき、電圧電流変換部13の出力端� �の寄生容量に蓄積する電荷は、再びスイッ� �回路14が閉状態になったときに誤差電流とな る(実際には、スイッチ回路14は有限のオフ抵 抗を持つため、再び閉状態になる前から誤差 電流は生じうる)。

 そこで、本実施形態の電圧電流変換器に� ��いては、スイッチ回路14が開状態になるの� �同時にスイッチ回路16を閉状態にし、電圧電 流変換部13の出力端子から流れる電流を固定� ��位に流すことで、電圧電流変換部13の出力� �子の寄生容量に誤差電流となる電荷が蓄積� �るのを防ぐことができる。

 図4Cに、図4Aの電圧電流変換器の具体的な 回路例を示す。

 スイッチ回路16はCMOSによる伝送ゲートで� ��現できる。このように、本実施形態の電圧� ��流変換器に新たに追加されるスイッチ回路1 6は全て微細CMOSデバイスで構成可能なため、� ��イッチ回路16分の面積の増大は無視できる� �

 (第3の実施形態)
 図5に、本発明の第3の実施形態の電圧電流� �換器の構成を示す。

 本実施形態の電圧電流変換器は、図3Aに� �した第1の実施形態と比較して、電圧電流変� ��部13の電源端子VDDと電源の間に接続される� �イッチ回路(SW)18を追加した点が異なる。

 スイッチ回路18は、スイッチ回路14と同様 に、制御信号CLKが1(オン)のときに閉状態、0(� ��フ)のときに開状態となる。

 本実施形態の電圧電流変換器においては� ��スイッチ回路14が開状態になって出力電流� �0になるとき、スイッチ回路18も開状態にな� �ので、電圧電流変換部13に電流が流れず、消 費電流を抑えることができる。

 なお、スイッチ回路18は、電圧電流変換� �13の接地端子GNDとグランドの間に接続しても 同様の効果が得られる。

 (第4の実施形態)
 図6に、本発明の第4の実施形態の電圧電流� �換器の構成を示す。

 本実施形態の電圧電流変換器は、図3Aに� �した第1の実施形態と比較して、制御信号CLK� ��、スイッチ回路14の開閉を制御するためだ� �でなく、電圧電流変換部13を間欠的に駆動す るためにも用いている点が異なる。

 電圧電流変換部13の電源端子VDDは開閉制� �部15に接続され、電圧電流変換部13はCLKが1(� �ン)のときに駆動状態、CLKが0(オフ)のとき休� ��状態となる。ただし、CLKは、1のときに電圧 電流変換部13の電源電圧として十分な電圧を� ��給する信号であることが必要である。

 本実施形態の電圧電流変換器においては� ��CLKが0になると電圧電流変換部13に電流が流� ��ないため、第3の実施形態と同様に、消費電 流を抑えることができる。

 なお、電圧電流変換部13は、電源端子VDD� �から駆動するだけでなく、接地端子GND側か� �駆動することもできる。この場合、電圧電� �変換部13は制御信号が1のとき休止状態、0の� ��き駆動状態になるため、制御信号CLKの反転� ��号CLK_INVで電圧電流変換部13を駆動する。

 (第5の実施形態)
 図7に、本発明の第5の実施形態の電圧電流� �換器の構成を示す。

 本実施形態の電圧電流変換器は、図3Aに� �した第1の実施形態と比較して、出力端子12� �電圧電流変換部13の出力端子の間に接続され たスイッチ回路(SW)14をなくし、電圧電流変換 部13の接地端子GND側に接続されたスイッチ回� ��51と、電源端子VDD側に接続されたスイッチ� �路52と、を追加した点が異なる。なお、スイ ッチ回路51あるいは52は、第1の開閉素子の一� ��であり、電流取出部の構成要素となるもの� ��ある。

 スイッチ回路51および52の開閉は、制御信 号CLKが1(オン)のときに閉状態、0(オフ)の時に 開状態となる。このとき、電圧電流変換部13� ��、CLKが1(オン)のときに駆動状態、CLKが0(オ� �)のときに休止状態となる。

 本実施形態の電圧電流変換器においては� ��CLKが0になると、出力端子12から電圧電流変� ��部13の接地端子GNDや電源端子VDDに電流が流� �込んだり、逆に流れ出したりしないため、� �差電流を防ぐためのスイッチ回路14が必要な い。その結果、信号経路に直列に接続される スイッチ回路がなくなり、スイッチ回路のオ ン抵抗が回路に及ぼす雑音特性や非線形性へ の悪影響を除去できる。また、このとき、電 源電圧電流変換部13には電流が流れていない� ��め、第3および第4の実施形態と同様、消費� �流を抑えることができる。

 なお、本実施形態では、電圧電流変換部1 3の電源端子VDDと接地端子GNDにスイッチ回路� �付加したが、必ずしも電圧電流変換部13の電 源端子や接地端子にスイッチ回路を設ける必 要はなく、電圧電流変換部13のバイアス電流� ��オン・オフすることによっても同様の効果� ��得ることができる。

 (第6の実施形態)
 図8Aに、本発明の第6の実施形態の電圧電流� ��換器の構成を示す。

 本実施形態の電圧電流変換器は、図3Aに� �した第1の実施形態と比較して、電圧電流変� ��部13の変換利得が有限インパルス応答(FIR:Fin ite Impulse Response)フィルタ特性を有している� ��と、開閉制御部44を追加した点と、が異な� �。本実施形態の電圧電流変換部13は、以下に 説明するとおり、面積や消費電力をほとんど 増加させること無く、電流取出部における標 本化の際に、信号帯域内に折り返す雑音を効 果的に除去することができる。

 本実施形態の電圧電流変換部13は、N(2以上� �自然数)個の電圧電流変換素子41 ₁ ~41 _N と、入力端子11と電圧電流変換素子41 ₁ ~41 _N の各々の入力端子との間に直列に接続される N個のスイッチ回路42 ₁ ~42 _N と、電圧電流変換素子41 ₁ ~41 _N の各々の入力端子と固定電位との間に接続さ れるN個の容量素子43 ₁ ~43 _N と、を有している。なお、スイッチ回路42 ₁ ~42 _N の開閉は、開閉制御部44により制御される。� ��圧電流変換素子41 ₁ ~41 _N の各々の変換利得はGm ₀ /Nである。また、電圧電流変換素子41 ₁ ~41 _N の各々の出力端子は短絡され、出力端子12に� ��続される。

 なお、図8Aでは、N=4としている。また、ス� �ッチ回路42 ₁ ~42 _N および容量素子43 ₁ ~43 _N は、入力された電圧を標本化・保持する標本 化・保持手段の構成要素の一例であり、また 、電圧電流変換素子41 ₁ ~41 _N は、標本化・保持された電圧を電流に変換す る電圧電流変換手段の一例である。

 開閉制御部44は、図8Bに示すN相の制御クロ� �ク信号CLKB1~CLKBNを出力し、それぞれスイッチ 回路42 ₁ ~42 _N の開閉を制御する。いずれのスイッチ回路42 ₁ ~42 _N も、制御クロック信号が1(オン)のときに閉状 態、0(オフ)のときに開状態となる。CLKB1~CLKBN� ��オン時間は、スイッチ回路42 ₁ ~42 _N が閉状態になってから、入力端子11の電圧と� ��電圧電流変換素子41 ₁ ~41 _N の入力端子の電圧とが等しくなるのに要する 時間とする。

 一般に、電圧電流変換に必要な回路の面積� ��消費電流は、変換利得に比例するため、変� ��利得がGm ₀ /NであるN個の電圧電流変換素子41 ₁ ~41 _N の合計の消費電流や面積は、変換利得がGm ₀ の電圧電流変換部13と同等である。また、開� ��制御部44やスイッチ回路42 ₁ ~42 _N は、微細CMOSデバイスで構成可能な論理回路� �ある。さらに、容量素子43 ₁ ~43 _N は、スイッチ回路42 ₁ ~42 _N や電圧電流変換素子41 ₁ ~41 _N に寄生する微小な容量で代替可能である。し たがって、本実施形態の電圧電流変換部13を� ��いることによる、消費電力や面積の増加は� ��とんどない。

 本実施形態の電圧電流変換部13の動作を説� �するために、まず、電圧電流変換素子41 ₁ 、スイッチ回路42 ₁ 、および容量素子43 ₁ のみからなる回路を考える。CLKB1がオンとな� ��と、スイッチ回路42 ₁ が閉状態となり、容量素子43 ₁ には入力電圧Vinに比例する電荷が蓄積される 。CLKB1がオフとなってからも、容量素子43 ₁ にはスイッチ回路42 ₁ が開状態となった瞬間の電荷が保持されてい るため、電圧電流変換素子41 ₁ の入力端子の電圧はVinのまま一定である。し たがって、次にCLKB1がオンとなるまでの間、� ��圧電流変換素子41 ₁ が出力する電流はGm ₀ ・Vin/Nまま一定である。

 電圧電流変換素子41 ₂ ~41 _N 、スイッチ回路42 ₂ ~42 _N 、および容量素子43 ₂ ~43 _N も、各々異なる位相で同様の動作をする。し たがって、本実施形態の電圧電流変換部13は� ��全体として時間間隔T _SB =T _CLK /Nに1回の標本化を行っている。すなわち、標 本化周波数はN/T _CLK である。1標本分の遅延を表すz ^-1 =exp(-sT _SB )を用いると、例えば、CLKB1がオンのときには 、電圧電流変換素子41 _N は時間間隔T _SB だけ前の入力電圧に対応する電流z ^-1 ・Gm ₀ ・Vin/Nを保持しており、電圧電流変換素子41 ₂ は時間間隔(N-1)T _SB だけ前の入力電圧に対応する電流z ^-(N-1) ・Gm ₀ ・Vin/Nを保持している。電圧電流変換素子41 ₁ ~41 _N の出力電流は、電圧電流変換素子41 ₁ ~41 _N の各々の出力端子を短絡することで加算され 、電圧電流変換部13の出力端子から出力され� ��。このとき、本実施形態の電圧電流変換部1 3の変換利得Gm _FIR0 は、以下の式(2)で表される。

 式(2)は、本実施形態の電圧電流変換部13の� �換利得が、FIRフィルタの一形態である移動� �均フィルタの周波数特性を持つことを意味� �ている。移動平均フィルタは、N/T _CLK 以下の帯域に(N-1)個の零点を有しており、零� ��周波数はn/T _CLK (nはN以外の任意の自然数)で表される。N=4、1/ T _CLK =250MHzの場合の移動平均フィルタ周波数特性� �図8Cに示す。

 さらに、本実施形態の電圧電流変換器の変� ��利得Gm _FIR は、以下の式(3)で表される。

 本実施形態の電圧電流変換器において、電� ��取出部の標本化周波数は、電圧電流変換部1 3のFIRフィルタ特性が有するゼロ点の周波数� �一致している。すなわち、FIRフィルタが、� �流取出部での標本化で帯域内に折り返され� �雑音を効果的に除去する。したがって、本� �施形態の電圧電流変換器の前置フィルタの� �断特性は緩いものでよく、前置フィルタの� �積や消費電力を抑えることができる。

 (第7の実施形態)
 図9Aに、本発明の第7の実施形態の電圧電流� ��換器の構成を示す。

 本実施形態の電圧電流変換器は、図4Aに� �した第2の実施形態の電圧電流変換器を差動� ��した全差動電圧電流変換器とした点に特徴� ��ある。

 図9Aにおいて、全差動電圧電流変換部19が図 4Aの電圧電流変換部13に対応し、入力端子11 ₁ ,11 ₂ が図4Aの入力端子11に対応し、出力端子12 ₁ ,12 ₂ が図4Aの出力端子12に対応し、スイッチ回路14 ₁ ,14 ₂ が図4Aのスイッチ回路14に対応し、スイッチ� �路16 ₁ ,16 ₂ が図4Aのスイッチ回路16に対応する。なお、� �4Aの開閉制御部15は省略されている。また、� ��9A中の制御信号CLKと反転信号CLK_INVのタイミ� ��グチャートは、図4Bに示したタイミングチ� �ートと同一である。

 図9Bに、図9Aの電圧電流変換器の具体的な 回路例を示す。

 全差動電圧電流変換部19は、電圧電流変換� �行う2つのCMOSインバータと、出力コモンモー ド電圧を一定値VCMに保つためのコモンモード フィードバック(CMFB)回路との組み合わせで実 現でき、スイッチ回路14 ₁ ,14 ₂ ,16 ₁ ,16 ₂ は、CMOSによる伝送ゲートで実現できる。こ� �ように、本実施形態の電圧電流変換器に新� �に追加されるスイッチ回路14 ₁ ,14 ₂ ,16 ₁ ,16 ₂ は全て微細CMOSデバイスで構成可能なため、� �イッチ回路14 ₁ ,14 ₂ ,16 ₁ ,16 ₂ 分の面積の増大は無視できる。

 なお、第1、第3および第4の実施形態の電� ��電流変換器も、同様に差動化することがで� ��る。

 (第8の実施形態)
 図10に、本発明の第8の実施形態の電圧電流� ��換器の構成を示す。

 本実施形態の電圧電流変換器は、図9Aに� �した第7の実施形態の全差動電圧電流変換器1 9に相当する全差動電圧電流変換器61と並列に 、全差動電圧電流変換器62、63、64を直列接続 した回路を追加した点が異なる。全差動電圧 電流変換器62の差動出力端子は短絡されてい� ��。また、全差動電圧電流変換器63の入出力� �子は短絡されている。

 以下に、本実施形態の全差動電圧電流変� ��器の動作を説明する。

 全差動電圧電流変換器61は、制御信号CLK� �1(オン)のときに動作し、全差動電圧電流変� �器62、63、64は、制御信号CLKの反転信号CLK_INV� ��1(オン)のときに動作する。

 図10において、全差動電圧電流変換器62は、 全差動電圧電流変換器61に設けられたスイッ� ��回路に寄生する容量を介して信号経路に注� ��される誤差電流をキャンセルする働きをす� ��。また、全差動電圧電流変換器62の差動出� �端子は短絡されているため、本実施形態の� �力端子11 ₁ と11 ₂ に入力された電圧に対応する電流が加算平均 される。その結果、差動信号成分はキャンセ ルされ、コモンモード信号成分のみが電流と して検出され、全差動電圧電流変換器62から� ��力される。

 全差動電圧電流変換器62から出力された� �モンモード信号電流は、入出力端子が短絡� �れた全差動電圧電流変換器63によって電圧に 変換される。このとき、交流的なコモンモー ド電圧の符号は反転する。

 電圧電流変換器64は、電圧電流変換器62と63� ��よって検出された負のコモンモード電圧に� ��応する電流を出力する。このとき、全差動� ��圧電流変換器64は、本実施形態の出力端子12 ₁ と12 ₂ から見たときの出力インピーダンスを、CLKが 1(オン)のときも0(オフ)のときも一定に保つ働 きをする。さらに、全差動電圧電流変換器64� ��、全差動電圧電流変換器61に設けられたス� �ッチ回路に寄生する容量を介した誤差電流� �キャンセルする働きをする。

 以上で示した効果を得るには、全差動電� ��電流変換器62、63、64は、全差動電圧電流変� ��器61と同一の回路とすることが望ましい。� �に、誤差電流をキャンセルする目的におい� �は、回路を構成するMOSデバイスの面積を揃� �ることが望ましい。

 なお、第1、第3、第4および第5の実施形態 を差動化した電圧電流変換器についても、同 様の構成をとることができる。また、必ずし も全差動電圧電流変換器62、63、64は制御信号 CLK_INVが1(オン)のときのみ動作させる必要は� �く、常に動作させていてもよい。こうする� �とで、コモンモード信号を除去する効果を� �ることができる。さらに、全差動電圧電流� �換器62と63を常に動作させ、全差動電圧電流� ��換器64のみをCLK_INVが1(オン)のときに動作さ� ��る方法や、逆に、全差動電圧電流変換器62� �63をCLK_INVが1(オン)のときに動作させ、全差� �電圧電流変換器63のみを常に動作させる方法 をとることもできる。

 (第9の実施形態)
 図11に、本発明の第9の実施形態のフィルタ� ��路の構成を示す。

 本実施形態のフィルタ回路は、シングルエ� ��ド1次フィルタ回路であり、図3Aまたは図4A� �示した電圧電流変換器10 ₁ ,10 ₂ と、電圧電流変換器10 ₁ の出力端子とグランドの間に接続される容量 素子20 ₁ と、電圧電流変換器10 ₁ の入出力端子間に接続される容量素子20 ₂ と、を有している。

 このフィルタ回路の伝達関数を式(4)に示� ��。

 ここで、式(4)において、Gm ₁ ,Gm ₂ はそれぞれ電圧電流変換器10 ₁ ,10 ₂ の電圧電流変換利得、C ₁ ,C ₂ は容量素子20 ₁ ,20 ₂ の容量値である。

 式(4)は、本実施形態のフィルタ回路が、C ₂ を0とすることで低域通過型、Gm ₁ を0とすることで高域通過型、Gm ₁ =-Gm ₂ 、C ₁ =0とすることで、全域通過型のフィルタ回路� ��して構成できることを表している(非特許文 献1)。C ₂ とGm ₁ によって零点の位置、C ₁ とC ₂ とGm ₂ によって極の位置が決定される。本実施形態 のフィルタ回路は、このような一般的なGm-C� �ィルタに適用可能である。

 本実施形態のフィルタ回路において、C ₂ を0とすることで得られる低域通過型フィル� �回路は、特によく用いられている。この低� �通過型フィルタ回路の構成を図12に示す。ま た、このときの伝達関数を式(5)に示す。

 式(5)より、このフィルタ回路のDC利得(Gain)� �帯域幅(BW)は、それぞれ以下の式(6)で表され� ��。

 本実施形態の低域通過型フィルタ回路にお� ��ては、電圧電流変換器10 ₁ ,10 ₂ の電圧電流変換利得Gm ₁ ,Gm ₂ をそれぞれ独立に制御することにより、帯域 幅、DC利得が独立に可変となる。複数の電圧� ��流変換器の開閉率を制御する方法としては� ��周期が全て等しく、オン時間が各々異なる� ��御信号CLKを用いる方法や、オン時間が全て� ��しく、周期が各々異なる制御信号CLKを用い� ��方法がある。

 なお、本実施形態のフィルタ回路は、ス� ��ッチ回路14の開閉率が固定で、フィルタ特� �が可変でない場合も、従来技術と比較して� �面積化が可能となる。これは、上述したよ� �に、フィルタ回路を構成する電圧電流変換� �が、従来技術と比較して小面積化が可能な� �めである。

 (第10の実施形態)
 図13に、本発明の第10の実施形態のフィルタ 回路の構成を示す。

 本実施形態のフィルタ回路は、全差動マル� ��モード対応2次フィルタ回路であり、図9Aに� ��した全差動電圧電流変換器10 ₃ ~10 ₆ と、全差動電圧電流変換器10 ₃ ,10 ₄ の差動出力端子間にそれぞれ接続される容量 素子20 ₃ ,20 ₄ と、を有している。

 このフィルタ回路の伝達関数を式(7)に示� ��。

 ここで、式(7)において、Gm ₃ ~Gm ₆ はそれぞれ全差動電圧電流変換器10 ₃ ~10 ₆ の電圧電流変換利得、C ₃ ,C ₄ は容量素子20 ₃ ,20 ₄ の容量値である。

 式(7)より、このフィルタ回路のDC利得(Gain )、帯域幅(BW)、Q値(Q)は、それぞれ以下の式(8) で表される。

 本実施形態のフィルタ回路においては、全� ��動電圧電流変換器10 ₃ ~10 ₆ の電圧電流変換利得Gm ₃ ~Gm ₆ をそれぞれ独立に制御することにより、帯域 幅、DC利得、Q値が独立に可変となる。複数の 全差動電圧電流変換器の開閉率を制御する方 法としては、周期が全て等しく、オン時間が 各々異なる制御信号CLKを用いる方法や、オン 時間が全て等しく、周期が各々異なる制御信 号CLKを用いる方法がある。

 上述した通り、フィルタ回路の帯域幅は100k Hzから10MHzが望ましい。帯域幅の可変範囲と� �量値が決まると、Gm ₄ およびGm ₆ の可変範囲が決まり、さらにGm ₃ およびGm ₅ の可変範囲が決まると、DC利得とQ値の可変範 囲が決まる。容量値は、雑音とチップ面積の 観点から数pF程度が望ましく、このときのDC� �得の可変範囲は、-12~6dB程度、Q値の可変範囲 は、0.5~5程度が適当である。

 (第11の実施形態)
 図14に、本発明の第11の実施形態のフィルタ 回路の構成を示す。

 本実施形態のフィルタ回路は、全差動マル� ��モード対応2次フィルタ回路であり、縦続接 続される図9Aに示した全差動電圧電流変換器1 0 ₇ ~10 ₁₀ と、全差動電圧電流変換器10 ₇ ,10 ₈ の段間に接続される演算増幅器30 ₁ と、全差動電圧電流変換器10 ₈ ,10 ₉ の段間に接続される演算増幅器30 ₂ と、演算増幅器30 ₁ の入出力端子間に接続される容量素子20 ₅ ,20 ₈ と、演算増幅器30 ₂ の入出力端子間に接続される容量素子20 ₆ ,20 ₉ と、全差動電圧電流変換器10 ₇ の入力端子と全差動電圧電流変換器10 ₈ ,10 ₁₀ の出力端子間に接続される容量素子20 ₇ ,20 ₁₀ と、を有している。

 本実施形態のフィルタ回路においては、全� ��動電圧電流変換器10 ₇ ,10 ₈ の出力端子を、それぞれ演算増幅器30 ₁ ,30 ₂ の仮想接地点に接続している。これにより、 全差動電圧電流変換器10 ₇ ,10 ₈ の出力端子の寄生容量への電荷の充放電がな くなり、フィルタ回路の伝達関数は、寄生容 量値とは無関係となるため、伝達関数の誤差 を抑えることができる。また、全差動電圧電 流変換器10 ₇ ,10 ₈ の出力段において、大信号電圧を処理しなく て済むため、全差動電圧電流変換器10 ₇ ,10 ₈ による線形性の劣化を抑えることができる。

 このフィルタ回路の伝達関数を式(9)に示� ��。

 ここで、式(9)において、Gm ₇ ~Gm ₁₀ はそれぞれ全差動電圧電流変換器10 ₇ ~10 ₁₀ の電圧電流変換利得、C ₅ ~C ₇ は容量素子20 ₅ ~20 ₇ の容量値である。

 式(9)より、このフィルタ回路のDC利得(Gain)� �帯域幅(BW)、Q値(Q)、零点の角周波数(ω _zero )は、それぞれ以下の式(10)で表される。

 本実施形態のフィルタ回路においては、全� ��動電圧電流変換器10 ₇ ~10 ₁₀ の電圧電流変換利得Gm ₇ ~Gm ₁₀ をそれぞれ独立に制御することにより、帯域 幅、Q値、DC利得に加えて、零点の位置も可変 となる。

 (第12の実施形態)
 図15に、本発明の第12の実施形態のフィルタ 回路の構成を示す。

 本実施形態のフィルタ回路は、1次帯域可変 フィルタ回路であり、電圧電流変換部13 _a ,13 _b と、スイッチ回路14 _a ,16 _a と、容量素子20と、を有している。

 本実施形態のフィルタ回路は、図4Aで個々� �電圧電流変換器の内部に設けられていた2つ� ��電圧電流変換部13 _a ,13 _b の各々の出力端子から流れる電流を、1つの� �流取出部で取り出す点に特徴がある。なお� �図15において、スイッチ回路14 _a が図4Aのスイッチ回路14に対応し、スイッチ� �路16 _a が図4Aのスイッチ回路16に対応し、図4Aの開閉 制御部15は省略されている。

 本実施形態のフィルタ回路においては、2つ の電圧電流変換部13 _a ,13 _b の各々の出力端子から流れる電流を1つの電� �取出部で取り出すことによってスイッチ回� �の個数を減少できるため、スイッチ回路分� �面積を削減できるほか、スイッチ回路で発� �する歪や雑音の影響を低減することができ� �。また、スイッチ回路の個数の減少により� �スイッチ回路を駆動するための消費電流を� �減することもできる。

 このフィルタ回路の伝達関数F ₁ (s)を式(11)に示す。

 ここで、式(11)において、Gm _a ,Gm _b はそれぞれ電圧電流変換部13 _a ,13 _b の電圧電流変換利得、Cは容量素子20の容量値 である。また、Gm _a ,Gm _b は、以下の式(12)で表される。

 ここで、式(12)において、Gm _a0 ,Gm _b0 はそれぞれスイッチ回路14 _a の開閉率が100%のときのGm _a ,Gm _b 、T _CLK はCLKの周期、T _ON はCLKのオン時間である。式(12)より、Gm _a およびGm _b は、スイッチ回路14 _a の開閉率に比例していることがわかる。よっ て、スイッチ回路14 _a の開閉率をK倍としたときの伝達関数F ₂ (s)は式(13)で表される。

 式(13)は、F ₂ (s)が、周波数に関してF ₁ (s)をK倍にスケーリングした伝達関数である� �とを表している。すなわち、スイッチ回路14 _a の開閉率を制御することにより、帯域幅を可 変とできることを表している。

 以上、実施形態を参照して本願発明を説� ��したが、本願発明は上記実施形態に限定さ� ��ものではない。本願発明の構成や詳細には� ��本願発明の範囲内で当業者が理解し得る様� ��な変更をすることができる。

 この出願は、2007年6月5日に出願された日� ��出願特願2007-149221および2007年10月9日に出願� ��れた日本出願特願2007-263193を基礎とする優� �権を主張し、その開示の全てをここに取り� �む。