Verfahren zur Erzeugung von Ansteuersignalen für Leistungsschalter in einem resonanten DC/DC-Wandler

Die Erfindung betri f ft ein Verfahren zur Erzeugung von Ansteuersignalen für Leistungsschalter in einem resonanten DC/DC-Wandler sowie einen resonanten DC/DC-Wandler, in dem ein solches Verfahren verwendet wird .

Performante Resonanzwandler benötigen zur exakten Leistungseinstellung Ansteuersignale mit sehr hohen Frequenzauflösungen . Dabei können Frequenzauflösungen von weniger als 1 Hz erforderlich sein . Hohe Frequenzauflösungen ermöglichen Auslegungen eines Resonanzwandlers , bei denen der gesamte Arbeitsbereich über ein enges Frequenzband nahe des Resonanzpunktes gestellt werden kann . Dies führt im Vergleich zu Auslegungen mit einem breiteren Frequenzband zu einer besseren Ef fi zienz über den Arbeitsbereich .

Weiterhin kann eine zu ungenaue Frequenzauflösung in Anwendungen mit breitem Arbeitsbereich dazu führen, dass diese Anwendung nicht mit vertretbarem Aufwand mit einem Resonanzwandler dargestellt werden kann .

Ansteuersignale mit hoher Frequenzauflösung können mit hoch performanten Mikrocontrollern oder FPGAs erzeugt werden . Soll die Auflösung noch weiter erhöht werden, kann ein Microcontroller-gesteuerter VCO (Voltage Controlled Oscillator ) eingesetzt werden, aus dessen Signalen ein FPGA die Ansteuerungssignale erzeugt .

Ist der Einsatz der genannten elektronischen Komponenten aus Gründen der Wirtschaftlichkeit ausgeschlossen, werden nachteilig Auslegungen mit breiterem Frequenzband auf Kosten der Ef fi zienz verwendet . Es ist Aufgabe der Erfindung, ein Verfahren zur Erzeugung von Ansteuersignalen für Leistungsschalter in einem resonanten DC/DC-Wandler sowie einen resonanten DC/DC-Wandler anzugeben, bei denen eine vereinfachte Erzeugung von Ansteuersignalen mit hoher Frequenzauflösung ermöglicht ist .

Diese Aufgabe wird durch ein Verfahren mit den in Anspruch 1 angegebenen Merkmalen gelöst . Ferner wird die Aufgabe durch einen resonanten DC/DC-Wandler mit den Merkmalen von Anspruch 7 gelöst .

Bei dem erfindungsgemäßen Verfahren zur Erzeugung von Ansteuersignalen für Leistungsschalter in einem resonanten DC/DC- Wandler wird eine Soll-Schaltfrequenz ermittelt , mit der die Ansteuersignale in einem gegebenen Betriebspunkt des DC/DC- Wandlers über mehrere Schaltzyklen hinweg erzeugt werden sollen . Weiterhin wird werden aus der Soll-Schaltfrequenz und der Frequenz eines Taktgebers in einem Mikrocontroller wenigstens zwei verschiedene Zyklenzahlen ermittelt . Dabei ist eine Zyklus zahl eine Anzahl von Zyklen des Taktgebers , deren Verstreichen den zeitlichen Abstand zweier aufeinander folgender Ansteuersignale festlegt . Weiterhin ist dabei eine sich ergebende Schalt frequenz durch die erste Zyklus zahl höher als die Soll-Schaltfrequenz und eine sich ergebende Schalt frequenz durch die zweite Zyklus zahl geringer ist als die Soll-Schaltfrequenz . Schließlich werden innerhalb einer Mehrzahl von Schaltzyklen die erste und die zweite Zyklus zahl j eweils wenigstens einmal verwendet , um den zeitlichen Abstand zweier aufeinanderfolgender Ansteuersignale festzulegen .

Der erfindungsgemäße resonanter DC/DC-Wandler umfasst mehrere Leistungsschalter und einen Mikrocontroller . Der Mikrocontroller ist ausgestaltet zur Erzeugung von Ansteuersignalen für die Leistungsschalter und ist weiterhin ausgestaltet , eine Soll-Schaltfrequenz zu ermitteln, mit der die Ansteuersignale in einem gegebenen Betriebspunkt des DC/DC-Wandlers über mehrere Schaltzyklen hinweg erzeugt werden sollen, aus der Soll-Schaltfrequenz und der Frequenz eines Taktgebers in einem Mikrocontroller wenigstens zwei verschiedene Zyklenzahlen zu ermitteln, wobei eine Zyklus zahl eine Anzahl von Zyklen des Taktgebers ist , deren Verstreichen den zeitlichen Abstand zweier aufeinander folgender Ansteuersignale festlegt und eine sich ergebende Schalt frequenz durch die erste Zyklus zahl höher ist als die Soll-Schaltfrequenz und eine sich ergebende Schalt frequenz durch die zweite Zyklus zahl geringer ist als die Soll-Schaltfrequenz . Schließlich ist der Mikrocontroller ausgestaltet , innerhalb einer Mehrzahl von Schaltzyklen die erste und die zweite Zyklus zahl j eweils wenigstens einmal zu verwenden, um den zeitlichen Abstand zweier aufeinanderfolgender Ansteuersignale festzulegen .

Bei den Ansteuersignalen handelt es sich um die Signale , die letztlich ein Ein- und Ausschalten der Leistungsschalter bewirken . Dabei kann im Einzelnen eine Nachverarbeitung der Ansteuersignale stattfinden, beispielsweise können auf ein Ansteuersignal hin Totzeiten abgewartet werden . Die Leistungsschalter sind beispielsweise diej enigen eines primärseitigen Wechselrichters , der einen Trans formator des DC/DC-Wandlers speist . Es kann sich dabei um zwei Leistungsschalter handeln, die eine Halbbrücke bilden oder vier Leistungsschalter, die eine Vollbrücke bilden .

Die Soll-Schaltfrequenz entspricht einer für den aktuellen Betriebspunkt anzuwendenden Frequenz der Umschaltung der Leistungsschalter, bei der für das Beispiel einer Vollbrücke die beiden Paare aus diagonal liegenden Schaltern ein- oder ausgeschaltet werden, wobei das Einschalten gegenüber dem Ausschalten um eine Totzeit verzögert ist . Der Zeitbereich, in dem ein einzelne Umschaltung stattfindet , wird als Schaltzyklus bezeichnet . Die Soll-Schaltfrequenz ist dabei für mehrere Schaltzyklen gültig und gleichbleibend, kann sich aber in Zeiträumen, die größer als ein Schaltzyklus sind, verändern . Bei dem Taktgeber handelt es sich beispielsweise um einen Oszillator eines im DC/DC-Wandler verwendeten Mikrocontrollers , der eine Taktgeberf requenz von beispielsweise 100 MHz oder 1 GHz oder 5 , 4 GHz zur Verfügung stellt . Ein Taktgeberzyklus bezeichnet eine Periode des Taktgebers , also 10 ns bei einer Taktgeber-Frequenz von 100 MHz .

Die Zyklus zahlen bezeichnen eine Anzahl von Taktgeberzyklen, die verstreichen, um die Länge eines Schaltzyklus festzulegen, also den Abstand zweier Umschaltungen . Die Zyklus zahlen entsprechen also einem Multiplikator des Taktgeberzyklus oder einem Divisor der Taktgeberf requenz . Eine Zyklus zahl N _z von 1000 entspricht bei einer Taktgeberf requenz f _T von 100 MHz also einer Schalt f requenz von f _T / N _z = 100 kHz . Es versteht sich dabei , dass die Zyklus zahlen stets ganz zahlig sind .

Die Erfindung erreicht , dass eine Schalt f requenz , die mit einem ganz zahligen Viel fachen der Frequenz des Taktgebers nicht genau erreichbar ist , dennoch zumindest über eine Mehrzahl von Schaltzyklen als Mittelwert herstellbar ist . Bei der Mehrzahl von Schaltzyklen handelt es sich um wenigstens zwei Schalt zyklen .

Vorteilhaft können so Rechteck-Ansteuerungssignale mit hoher Schalt f requenz von beispielsweise 100 kHz oder mehr und einer sehr hohen Frequenzauflösung unterhalb von 0 , 1 % der Schaltfrequenz direkt mit einem einfachen Microcontroller erzeugt werden .

Die Verwendung von technisch komplexeren und kostenintensiven Komponenten wie einem Voltage-Controlled Oscillator und FPGA oder hoch performanten Mikrokontrollern kann so entfallen .

Die Erfindung ermöglicht mit vertretbarem Aufwand die Anwendung von Resonanzwandlern in Anwendungen mit sehr hohen Anforderungen an die Frequenzauflösung .

Der DC/DC-Wandler weist insbesondere eine Nennleistung von mehr als 20 kW auf . Gerade bei so hohen Leistungen ist es schwierig, einen Stromwandler mit vertretbaren Eigenschaften wie Gewicht und Größe bereitzustellen . Dafür ist es zweckmäßig, wenn die in dem DC/DC-Wandler verbauten Leistungsschalter eine Stromtragfähigkeit von wenigstens 100 A und/oder eine Sperrspannungs festigkeit von wenigstens 100 V aufweisen .

Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens und DC/DC-Wandlers gehen aus den abhängigen Ansprüchen hervor . Dabei kann die Aus führungs form der unabhängigen Ansprüche mit den Merkmalen eines der Unteransprüche oder vorzugsweise auch mit denen aus mehreren Unteransprüchen kombiniert werden . Demgemäß können noch zusätzlich folgende Merkmale vorgesehen werden :

Die erste und die zweite Zyklus zahl sind bevorzugt aufeinanderfolgende ganze Zahlen . Durch ein Abwechseln zwischen möglichst nahe aneinander liegenden Schaltabständen werden höherfrequente Anteile des Schalt frequenzmusters gering gehalten .

Innerhalb einer Mehrzahl von Schaltzyklen können die erste und die zweite Zyklus zahl abwechselnd verwendet werden, um den zeitlichen Abstand zweier aufeinanderfolgender Ansteuersignale festzulegen . Auf diese Weise kann eine Soll- Schaltfrequenz im Mittel eingestellt werden, die dem Mittelwert von zwei tatsächlich erreichbaren Schalt frequenzen entspricht . Beispielsweise kann so eine mittlere Schalt frequenz von ca . 88025 Hz eingestellt werden, wenn die tatsächlich erreichbaren Schalt frequenzen durch Abzählen von Zyklus zahlen 88050 Hz und 88000 Hz sind .

Bevorzugt wird eine erste ganz zahlige Anzahl für die erste Zyklus zahl und eine zweite ganz zahlige Anzahl für die zweite Zyklus zahl so ermittelt , dass sich bei Aneinanderreihung der ersten Anzahl von Schaltzyklen mit der ersten Zyklus zahl und der zweiten Anzahl von Schaltzyklen mit der zweiten Zykluszahl im Mittel eine Schalt frequenz ergibt , die um weniger als 5 Hz , insbesondere weniger als 1 Hz von der Soll- Schalt frequenz abweicht . Hierdurch kann j ede beliebige Soll- Schaltfrequenz angenähert werden durch eine passende Wiederholung der durch Abzählung der Taktgeberzyklen erreichbaren Schaltabstände . Die Mehrzahl von Schalt zyklen, über die hinweg die erste und zweite Zyklus zahl verwendet werden, umfasst in diesem Fall eine Anzahl von Schalt zyklen, die der Summe der ersten Anzahl und der zweiten Anzahl entspricht .

Bevorzugt wird eine Sequenz aus den Zyklus zahlen erstellt , deren Länge der Summe der ersten und zweiten ganz zahligen Anzahl entspricht und in der die erste Zyklus zahl gemäß der ersten Anzahl auftritt und die zweite Zyklus zahl gemäß der zweiten Anzahl auf tritt . Die Sequenz wird zusammen mit einem Indikator für ihre Länge in einen Speicherbereich geschrieben . Hierdurch stehen die Daten für den laufenden Schaltbetrieb vollständig zur Verfügung und müssen solange nicht mehr neu berechnet werden, bis eine neue Soll-Schaltfrequenz festgelegt wird .

Es ist zweckmäßig, die Sequenz aus Zyklus zahlen, die wenigstens zwei verschiedene Zyklus zahlen enthält , periodisch wiederholt zu verwenden . Mit anderen Worten werden die Zykluszahlen einmal nacheinander verwendet und dann nach Verwendung der letzten Zyklus zahl der Sequenz zur ersten Zyklus zahl der Sequenz zurückgekehrt und die Sequenz ein weiteres Mal verwendet . Dabei bleibt bei j eder Wiederholung die erste und zweite Anzahl der Zyklus zahlen erhalten, bevorzugt aber auch die Anordnung der Zyklus zahlen .

Bevorzugt ist die gesamte Dauer, über die gemittelt wird, also die Summe aller Zyklus zahl in der Sequenz multipli ziert mit der Taktgeber-Periodendauer, kleiner als eine Periodendauer des Gesamtschaltkreises des DC/DC-Wandlers , wobei die Periodendauer des Gesamtschaltkreises die inverse Zeitkonstante ist , die sich aus den Komponenten des DC/DC-Wandlers ergibt , wobei diese Komponenten auch beispielsweise einen Ausgangskondensator umfassen . Innerhalb eines Schaltzyklus kann die für den Schaltzyklus verwendete Zyklus zahl mittels direktem Speicherzugri f f in ein für die Zählung der Taktgeberzyklen verwendetes Register geschrieben werden . Hierdurch wird vorteilhaft der Mikrocontroller entlastet von der Aufgabe , die Zyklus zahlen in das Register zu schreiben . Da diese Aufgabe mit einer Häufigkeit in Höhe der Schalt frequenz durchgeführt werden muss , kann dadurch erhebliche Last für den Mikrocontroller gespart werden . Besonders vorteilhaft ist es , wenn die Zyklus zahlen bereits als Sequenz im Speicher vorliegen und nacheinander ausgelesen werden können .

Der resonanter DC/DC-Wandler kann ein DC/DC-Wandler nach dem LLC-Prinzip sein . Bei diesen Wandlern kann mit einer sehr genauen Frequenzeinstellung eine Auslegung erreicht werden, bei der der gesamte Arbeitsbereich über ein enges Frequenzband nahe des Resonanzpunktes gestellt werden kann . Dies führt im Vergleich zu Auslegungen mit einem breiteren Frequenzband zu einer besseren Ef fi zienz über den Arbeitsbereich .

Im Folgenden wird die Erfindung anhand der in den Figuren dargestellten Aus führungsbeispiele näher beschrieben und erläutert . Es zeigen :

Figur 1 ein Schaltbild eines DC/DC-Wandlers nach dem LLC- Prinzip,

Figur 2 ein Schema der Erzeugung der Ansteuersignale durch Abzählung der Zyklen eines Taktgebers ,

Figuren 3 und 4 Schemata der Erzeugung der Ansteuersignale für verschiedene Soll-Schaltfrequenzen .

Figur 1 zeigt ein elektrisches Schaltbild eines DC/DC- Wandlers 10 vom LLC-Typ . Der DC/DC-Wandler 10 umfasst eine Vollbrücke 110 aus einem ersten bis vierten MOSFET (Me- talloxid-Halbleiter Feldef fekt-Transistor ) 11...14 . Die MOSFETs 11...14 sind in Figur 1 zusammen mit ihrer Body-Diode darge- stellt . Bei diesen zusätzlichen Bauteilen handelt es sich also in diesem Aus führungsbeispiel nicht um tatsächliche separate Bauteile .

Die MOSFETs 11...14 bilden dabei in bekannter Weise zwei parallelgeschaltete Halbbrücken, wobei j ede der Halbbrücken zwei der MOSFETs 11...14 in gleichsinniger Serienschaltung umfasst . Die Vollbrücke 110 ist mit den Außenanschlüssen der Halbbrücken an Eingangsanschlüsse 15 , 16 für eine Gleichspannung angeschlossen .

Zwischen die Mittelpunkte 17 , 18 der Halbbrücken ist eine Serienschaltung aus einer seriellen Resonanzinduktivität 191 , einem Resonanzkondensator 192 und einer Parallelschaltung aus der Primärseite 21 eines Trans formators 20 und einer parallelen Resonanzinduktivität 193 geschaltet . Die Sekundärseite 22 des Trans formators 20 wiederum ist mit einem Brückengleichrichter 23 verbunden . Der Brückengleichrichter 23 umfasst vier Dioden 24...27 , die analog zu einer Vollbrücke zusammengeschlossen sind . Parallel zum Ausgang des Brückengleichrichters und parallel zu einer symbolischen Last 35 ist ein Glättungs-Kondensator 29 angeschlossen .

Zur Steuerung des DC/DC-Wandlers 10 ist eine genaue und dynamische Messung des Stroms erforderlich . Diese Strommessung ist durch die Strommesseinrichtung 194 angedeutet . Diese ist in Figur 1 seriell zur seriellen Resonanzinduktivität 191 dargestellt . Die Strommesseinrichtung 194 ist verbunden mit einer Steuerung, die in Figur 1 nicht dargestellt ist . Die Steuerung stellt unter anderem die Ansteuersignale für die MOSFETs 11...14 bereit . Sie ist durch einen Mikrocontroller 30 gebildet .

Beim DC/DC-Wandler 10 ist es sehr vorteilhaft für seine Ef fizienz , wenn die Ansteuersignale für die MOSFETs 11...14 eine sehr hohe Frequenzauflösung von weniger als 1 Hz besitzen . Solch hohe Frequenzauflösungen ermöglichen Auslegungen eines Resonanzwandlers , bei denen der gesamte Arbeitsbereich über ein enges Frequenzband nahe des Resonanzpunktes gestellt werden kann . Dies führt im Vergleich zu Auslegungen mit einem breiteren Frequenzband zu einer besseren Ef fi zienz über den Arbeitsbereich .

Diese Ansteuersignale werden im vorliegenden Aus führungsbeispiel aus einem Taktgeber des Mikrocontrollers 30 erzeugt . Der Taktgeber soll im vorliegenden Beispiel eine Frequenz von 100 MHz haben . In anderen Beispielen kann die Frequenz auch deutlich höher sein, beispielsweise 5 , 44 GHz .

Der Abstand zweier aufeinander folgender Ansteuersignale für einen der MOSFETs 11...14 wird dabei durch das Abzählen einer ganz zahligen Anzahl von Taktzyklen des Taktgebers festgelegt . Werden bei einem Taktgeber mit 100 MHz Taktfrequenz beispielsweise 1000 Zyklen zwischen zwei Ansteuersignalen abgezählt , ergibt sich ein zeitlicher Abstand zwischen den Ansteuersignalen von 1000 * 1 / 100 MHz = 10 ps . Dieser zeitliche Abstand entspricht einer Schalt frequenz von 100 kHz . Diese Situation ist in Figur 2 dargestellt .

Figur 2 zeigt einen zeitlichen Verlauf der Abarbeitung der Steuerung durch den Mikrocontroller 30 . Im Mikrocontroller 30 wird dabei ein Zähler mit j edem Zyklus des Taktgebers , also hier mit einer Frequenz von f _T = 100 MHz inkrementiert , also mit j edem Taktzyklus um eins erhöht . Nach j eder Erhöhung findet ein Vergleich mit dem Inhalt eines Timer-Registers statt . Das Timer-Register enthält die aktuelle Zyklus zahl , also hier 1000 . I st dieser Wert im Zähler erreicht , dann wird ein Ansteuersignal für das Schalten der MOSFETs 11...14 ausgelöst . Weiterhin wird dann der Zähler auf 0 zurückgesetzt .

Der sich ergebende zeitliche Verlauf des Zählerwerts ist in Figur 2 als Zählerlinie 201 dargestellt . Für eine bessere Sichtbarkeit des Verlaufs ist dabei ein Teil des Verlaufs ausgelassen, da 1000 Stufen nicht darstellbar wären oder als kontinuierliche Linie erscheinen würden . In Figur 2 sind ferner die Taktgeber-Periodendauer T _T = 1 / f _T und die Schaltpe- riode T _A = 1 / f _A sichtbar . Die Schaltperiode entspricht in diesem Beispiel genau der Soll-Schaltperiode T _s = 1 / fs mit der Soll-Schaltfrequenz f _s .

Werden anstelle von 1000 Zyklen nur 999 Zyklen des Taktgebers abgezählt , dann ergibt sich ein zeitlicher Abstand der Ansteuersignale von 9 , 99 ps , was einer Frequenz von 100 100 , 100... Hz oder ca . 100 , 1 kHz . Es kann somit im Bereich bei 100 kHz Schalt frequenz eine Auflösung von ca . 100 Hz erreicht werden .

Um eine optimale Ansteuerung für den DC/DC-Wandler zu realisieren, ist es sehr vorteilhaft , wenn auch zwischen diesen Werten liegende Schalt frequenzen erreichbar sind, beispielsweise 100050 Hz oder 100030 Hz . Dabei wurde erkannt , dass es aber nicht notwendig ist , dass diese Frequenzen, also der entsprechende zeitliche Abstand exakt für j eden Schaltvorgang eingehalten wird . Vielmehr ist es ausreichend, wenn diese Schalt frequenzen über einen zeitlichen Bereich hinweg erreicht werden, der mehrere Schaltvorgänge ( Schalt zyklen) umfasst .

Vorteilhaft werden zur Erzeugung einer zwischen 100 kHz und 100 , 1 kHz liegenden Schalt frequenz im Wechsel verschiedene Zyklenzahlen für den j eweiligen Schaltabstand abgezählt . Die dazu verwendeten Zyklenzahlen werden vom Mikrocontroller berechnet oder in einer Tabelle nachgesehen, sobald die neue Frequenz erforderlich wird .

In einem ersten Beispiel soll eine Soll-Schaltfrequenz von 100050 Hz verwendet werden . Der Mikroprozessor berechnet hierzu, dass diese Frequenz im Mittel mit einem sehr kleinen Fehler von einer Folge aus nur zwei verschiedenen Längen des Schaltzyklus erreicht werden kann . Es ist lediglich nötig, im Wechsel die Zyklus zahlen 1000 und 999 zu verwenden . Die sich dadurch ergebende Frequenz von ca . 100050 , 05 Hz weicht also nur um etwa 50 mHz von der Soll-Schaltfrequenz ab . Die sich ergebende Folge aus Schaltzyklen ist analog zu Figur 2 in Figur 3 dargestellt. Der sich ergebende zeitliche Verlauf des Zählerwerts ist in Figur 3 als Zählerlinie 301 dargestellt. Wie in Figur 2 werden dabei für eine bessere Sichtbarkeit des Verlaufs Teilbereiche nicht dargestellt.

In Figur 3 sind wiederum die Taktgeber-Periodendauer T _T = 1 / f _T und eine der Schaltperioden T _A = 1 / f _A sichtbar. Die Schaltperiode entspricht in diesem Beispiel nicht der Soll- Schaltperiode T _s = 1 / fs mit der Soll-Schaltfrequenz f _s . Vielmehr werden abwechselnd verschiedene Schaltperioden- Dauern verwendet, die im Mittel über zwei Schaltperioden fast exakt die gewünschte Soll-Schaltfrequenz von hier 100050 Hz ergeben. Die Soll-Schaltperiode T _s ist daher nur bei Mittelung über zwei Schaltzyklen hinweg erreicht.

Die minimale Sequenz von Zykluszahlen, die also für die Ansteuerung verwendet wird, ist also: 999, 1000. Da diese Sequenz wiederholt wird, bis eine veränderte Soll- Schaltfrequenz vorliegt, sieht die Folge der verwendeten Zykluszahlen derart aus:

... 999, 1000, 999, 1000, 999, 1000, 999, 1000, 999, 1000, 999, 1000, 999, 1000, ...

In einem zweiten Beispiel soll eine Soll-Schaltfrequenz von 100030 Hz verwendet werden. Wird die sehr kurze periodische Folge von nur drei Zykluszahlen 999 und zweimal 1000 verwendet, so ergibt sich eine Frequenz von ca. 100033 Hz, was eine Abweichung von ca. 3 Hz von der Soll-Schaltfrequenz bedeutet. Diese Abweichung kann zu groß und daher unerwünscht sein.

In diesem Fall kann der Mikroprozessor eine genauere Folge von Zykluszahlen berechnen, die verwendet werden muss, um eine die Soll-Schaltfrequenz mit einer gegebenen höchsten Abweichung zu erreichen. Beispielsweise kann als periodische Folge dreimal die Zykluszahl 999 und siebenmal die Zykluszahl 1000 verwendet werden, um eine Frequenz von ca. 100030,03 Hz zu erreichen . Der damit erreichte Abstand von der Soll- Schaltfrequenz beträgt nur noch ca . 0 , 03 Hz und ist somit deutlich kleiner als 1 Hz . Dafür muss über 10 Schaltzyklen über eine Zeit von ca . 0 , 1 ms gemittelt werden, um diese Schalt frequenz auch tatsächlich zu erreichen . Dabei versteht es sich, dass bevorzugt zwischen den Zyklus zahlen 1000 und 999 abgewechselt wird und j ede der Zyklus zahlen möglichst selten wiederholt wird, soweit das bei der gegebenen periodischen Folge der Zyklus zahl möglich ist .

Figur 4 zeigt eine analoge Darstellung zu Figur 3 mit der Zyklus folge , die für eine Soll-Schaltfrequenz von 100030 Hz verwendet werden kann .

Die sich ergebende Folge aus Schaltzyklen ist analog zu Figur 3 in Figur 4 dargestellt . Der sich ergebende zeitliche Verlauf des Zählerwerts ist in Figur 4 als Zählerlinie 401 dargestellt . Wie in Figur 2 werden dabei für eine bessere Sichtbarkeit des Verlaufs Teilbereiche nicht dargestellt .

In Figur 4 sind wiederum die Taktgeber-Periodendauer T _T = 1 / f _T und die Schaltperiode T _A = 1 / f _A sichtbar . Die Schaltperiode T _A entspricht auch hier für keinen der Schaltzyklen der Soll-Schaltperiode T _s = 1 / fs mit der Soll-Schaltfrequenz fs . Vielmehr werden auch hier verschiedene Schaltperioden- Dauern verwendet , die im Mittel über zehn Schaltperioden fast exakt die gewünschte Soll-Schaltfrequenz von hier 100030 Hz ergeben .

Soll eine Soll-Schaltfrequenz dargestellt werden, die außerhalb des Frequenzbereichs zwischen 100000 Hz und 100100 Hz liegt , dann werden dazu andere Zyklus zahlen verwendet . Dabei sind die verwendeten Zyklus zahlen Zi und Z2 bevorzugt benachbart , also mit anderen Worten gilt Zi = 1 + Z2 . Weiterhin ist die sich ergebende Frequenz mit ausschließlich der ersten Zyklus zahl Zi kleiner als die Soll-Schaltfrequenz und die sich ergebende Frequenz mit ausschließlich der zweiten Zyk- lus zahl Z2 größer als die Soll-Schaltfrequenz . Es kann also die zweite Zyklus zahl gebildet werden durch Berechnung von :

Z ₂ = floor ( f _T / f _s )

Wobei f _T die Taktgeberf requenz , beispielsweise 100 MHz ist und f _s die Soll-Schaltfrequenz . Floor ( ) bezeichnet eine Funktion, die die nächstniedrigere ganze Zahl des Eingangswerts zurückgibt .

Die Zyklus zahlen muss der Mikrocontroller 30 nur dann ermitteln, wenn eine neue Soll-Schaltfrequenz verwendet wird . Der Mikrocontroller 30 kann die Zyklus zahlen dann berechnen oder aus einer vorbefüllten oder im laufenden Betrieb befüllten Tabelle entnehmen . Selbst wenn nur die zwei zu den aktuellen Zyklus zahlen gehörigen Schalt frequenzen zwischengespeichert werden, ist eine neue Berechnung nur erforderlich, wenn eine neue Soll-Schaltfrequenz nicht mehr zwischen diesen beiden Schalt frequenzen liegt .

Das Timer-Register, dessen Inhalt bestimmt , wie lange die Schaltabstände sind, muss mit der Schalt f requenz befüllt werden . Um dafür möglichst keine Rechenzeit des Mikrocontrollers 30 verwenden zu müssen, kann die aktuelle verwendete Folge von Zyklus zahlen vorab als Zahlenfolge gespeichert werden . Die Zyklus zahl für den nächstfolgenden Schaltvorgang kann dann vorteilhaft mittels DMA ( direct memory access , also Beschreiben einer Speicherzelle ohne direkte Beteiligung des Prozessors ) aus der Zahlenfolge in das Timer-Register geschrieben werden . Danach wird der Zeiger für das DMA inkrementiert , sodass beim nächsten Schreibvorgang auf die nächste Zyklus zahl zugegri f fen wird .

Für die Soll-Schaltfrequenz von 100030 Hz würde also die folgende Sequenz von Zyklus zahlen in den Speicher geschrieben und für das DMA bereitgestellt werden :

1000 , 1000 , 999 , 1000 , 1000 , 1000 , 999 , 1000 , 1000 , 999 Da auch diese Sequenz so lange wiederholt wird, bis eine neue Soll-Schaltfrequenz vorliegt, sieht die verwendete Folge von Zykluszahlen derart aus:

... 1000, 1000, 999, 1000, 1000, 1000, 999, 1000, 1000, 999, 1000, 1000, 999, 1000, 1000, 1000, 999, 1000, 1000, 999,

1000, 1000, 999, 1000, 1000, 1000, 999, 1000, 1000, 999,

1000, 1000, 999, 1000, 1000, 1000, 999, 1000, 1000, 999 ...

Es versteht sich, dass bei Erreichen des Endes der Zahlenfolge zum ersten Wert der Zahlenfolge zurückgekehrt wird. Wenn eine veränderte Soll-Schaltfrequenz vorliegt, berechnet der Mikrocontroller 30 eine neue Zahlensequenz, womit der Zeiger des DMA zweckmäßig zurück auf den ersten Wert der neuen Zahlensequenz gestellt wird. Durch Verwendung des DMA wird Rechenleistung des Mikrocontrollers 30 nur dann benötigt, wenn eine neue Soll-Schaltfrequenz eingestellt wird.

Eine Soll-Schaltfrequenz von 99980 Hz kann mit einer Folge von viermal einer Zykluszahl von 1000 und einmal einer Zyk- luszahl von 1001 sehr genau erreicht werden. Es ergibt sich mit dieser Zykluszahlen-Folge eine Frequenz von ca. 99980,02 Hz. Die Abweichung von ca. 0,2 Hz ist also wieder sehr gering. Die Mittelung der Frequenz und die periodische Wiederholung der Schaltfolge findet also in diesem Fall über fünf Schaltzyklen hinweg statt.

Um die Zahlenfolge zu ermitteln, wird zuerst eine Soll- Zykluszahl ermittelt als Z _s = f / fs- Diese kann beispielsweise 999,72 betragen und wird typischerweise nicht ganzzahlig sein. Von dieser Soll-Zykluszahl wird die zweite Zykluszahl abgezogen, sodass nur der dezimale Rest verbleibt, also in diesem Beispiel 0,72. Die sich ergebende Zahlensequenz wird als eine Folge der Zahlen 0 und 1 aufgebaut, wobei 0 für die zweite Zykluszahl 999 steht und 1 für die erste Zykluszahl 1000. Die Zahlenfolge wird mit einer 0 begonnen und sodann wird für jede nächste Zahl eine 0 gewählt, wenn der Mittelwert der Zahlenfolge größer ist als der Rest und andernfalls eine 1. Entspricht der Mittelwert der Folge aus 0 und 1 genau dem ermittelten Rest, dann ist die Soll-Schaltfrequenz mit der so dargestellten Zahlenfolge genau erreicht und die Folge ist vollständig. Ansonsten werden bis zum Erreichen einer vordefinierten maximalen Länge der Zahlenfolge weitere Zahlen, also 0 oder 1 hinzugefügt.

Für das Beispiel mit einem Rest von 0,72 ergeben sich also die folgenden Zahlen:

0,

1 (Mittelwert 0 < 0,72, Abstand 0,72) ,

1 (Mittelwert 0,5 < 0,72, Abstand 0,22) ,

1 (Mittelwert 0, 666666 < 0,72, Abstand 0,0533333) ,

0 (Mittelwert 0,75 > 0,72, Abstand 0,03) ,

1 (Mittelwert 0, 6 < 0,72, Abstand 0,12) ,

1 (Mittelwert 0, 666666 < 0,72, Abstand 0,0533333) , 1 (Mittelwert 0,714285 < 0,72, Abstand 0,0057143) , 0 (Mittelwert 0,75 > 0,72, Abstand 0,03) ,

In diesem Beispiel endet die Zahlenfolge mit 25 Zahlen und 18 mal der Zahl 1, da damit genau der Wert 18 / 25 = 0,72 erreicht ist. In realen Beispielen, bei denen die Frequenzen beliebige reale Zahlen sind und Zahl ihrer Dezimalstellen damit meist durch die Darstellung im Mikroprozessor 30 limitiert ist, endet die Zahlenfolge normalerweise erst mit dem Erreichen der maximalen Länge.

Nach Ermittlung der Zahlenfolge, die bei einer maximalen Länge von beispielsweise 1000 Einträgen also meist auch genau so lang sein wird, kann ermittelt werden, bei welcher Länge die größte Genauigkeit erreicht ist, da das nicht notwendigerweise bei der größten Länge der Fall ist. Bereits bei den wenigen Zahlen des obigen Beispiels ist erkennbar, dass die Ge- nauigkeit , also der Abstand zu Rest schwankt . So ist innerhalb der ersten 9 Zahlen die Genauigkeit nach der siebten Zahl am höchsten .

Dazu werden Teil folgen der Zahlenfolge betrachtet , die von der ersten Zahl bis zur n-ten Zahl reichen und deren Genauigkeit ermittelt . Diese Ermittlung kann auch bereits während der Bestimmung der Zahlenfolge erfolgen, da in diesem Schritt j a stets solche Teil folgen vorliegen . Der sich j eweils ergebende Abstand ist daher oben bereits zusätzlich angegeben . Die Teil folge mit dem geringsten Abstand wird nun tatsächlich verwendet . Wäre die maximale Länge der Zahlenfolge 9 Zahlen, dann würde in obigem Beispiel die Zahlenfolge bis zur siebten Zahl verwendet , da hiermit der geringste Abstand vom Rest und somit die größte Genauigkeit erreicht wird .

Figur 5 stellt das verwendete Verfahren, das programmatisch in dem Mikrocontroller 30 realisiert ist , schematisch dar . Das Verfahren geht von einem ersten Schritt 501 aus , in dem eine Soll-Schaltfrequenz ermittelt wurde und nun mit dieser Soll-Schaltfrequenz gearbeitet werden soll .

Aus der Soll-Schaltfrequenz werden in einem zweiten Schritt 502 eine passende erste und zweite Zyklus zahl ermittelt . Diese sind ganze Zahlen und liegen wie bereits beschrieben bevorzugt so , dass die sich bei Verwendung der beiden Zyklus- zahlen ergebenden Schalt frequenzen die Soll-Schaltfrequenz umschließen . Weiterhin sind die Zyklus zahlen bevorzugt , aber nicht zwingend, benachbarte Zahlen . Weiterhin wird aus der Soll-Schaltfrequenz eine Sequenz der Zyklus zahlen ermittelt , bei deren Verwendung sich im Mittel nahezu die Soll- Schaltfrequenz als mittlere Schalt frequenz ergibt . Die Sequenz aus Zahlen wird in einem Speicherbereich des Mikrocontrollers 30 hinterlegt , zweckmäßig mit einer Information über die Länge der Sequenz oder einer Ende-Markierung nach dem Ende der Sequenz . Ein Zeiger auf eine als nächstes zu verwendende Zahl der Sequenz wird auf die erste Zahl der Sequenz gesetzt . In einem dritten Schritt 503 wird diej enige Zahl der Sequenz , auf die der Zeiger weist , in ein Timer-Register geschrieben . Nach Berechnung einer neuen Sequenz im zweiten Schritt 502 ist das die erste Zahl der Sequenz , später j edoch auch die folgenden Zahlen . Nach dem Schreiben in das Timer-Register wird der Zeiger inkrementiert , zeigt also nun auf die nächstfolgende Zahl der Sequenz . I st damit das Ende der Sequenz überschritten, wird der Zeiger auf die erste Zahl zurückgesetzt , wodurch eine periodische Wiederholung der Sequenz erreicht wird . Ein Zähler für das Abzählen der Zyklus zahl wird auf 0 gesetzt .

Im vierten Schritt 504 , der Unterschritte beinhaltet , findet nun ein Abzählen und somit Abwarten einer Zeit statt , die sich aus der Zyklus zahl im Timer-Register und der Frequenz des Taktgebers ergibt . Dazu wird in einem fünften Schritt 505 der Zähler inkrementiert und in einem sechsten Schritt 506 ermittelt , ob der Zähler gleich ( oder größer ) dem Wert im Timer-Register ist . Falls das nicht der Fall ist , wird zum fünften Schritt 505 zurückgekehrt , wobei die Geschwindigkeit dieser Schrittfolge durch die Zyklen des Taktgebers geregelt ist .

Falls der Wert des Timer-Registers erreicht ist , wird in einem siebten Schritt 507 ein Schaltvorgang ausgelöst . Dieser Vorgang kann weitere Schritte wie Einhalten von Totzeiten enthalten, ist also selbst ein komplexer Schritt , dessen Details aber das gezeigte Verfahren nicht beeinflussen .

In einem auf den siebten Schritt 507 folgenden achten Schritt 508 wird ermittelt , ob eine neue Soll-Schaltfrequenz nötig ist . Falls das der Fall ist , wird zum zweiten Schritt 502 zurückgekehrt . Falls das nicht der Fall ist , wird das Verfahren mit dem dritten Schritt 503 fortgesetzt . Be zugs Zeichen

10 DC/DC-Wandler

11...14 MOSFET

15 , 16 Eingangsanschlüsse

17 , 18 Mittelpunkte der Halbbrücken

191 serielle Resonanzinduktivität

192 Resonanzkondensator

193 parallele Resonanzinduktivität

194 Strommesseinrichtung

20 Trans formator

21 Primärseite

22 Sekundärseite

23 Brückengleichrichter

24...27 Dioden

29 Glättungs-Kondensator

30 Mikrocontroller

35 Last

110 Vollbrücke

201 , 301 , 401 Schaltlinien

501...507 erster bis siebter Schritt f _s Soll-Schaltfrequenz f _A Schalt frequenz f _T Taktgeber-Frequenz